AD6641是一款250 MHz带宽数字预失真(DPD)观测接收机，集成一个12位500 MSPS ADC、一个16k × 12 FIFO和一个多模式后端，用户可通过串行端口(SPORT)、SPI接口、12位并行CMOS端口或6位DDR LVDS端口检索存储在集成FIFO存储器中的数据。它具有出色的动态性能和低功耗特性，适合电信应用，如要求更宽带宽的数字预失真观测路径等。芯片上集成了全部必需功能，包括采样保持器与基准电压源，可提供完整的信号转换解决方案。

片内FIFO允许通过ADC捕捉较短的时间快照，以及以较低速率进行回读。这样，捕捉的数据可以随时以低得多的采样速率进行传输，信号处理限制得以降低。FIFO可以在多种用户可编程模式下工作。在单次捕捉模式下，当捕捉到ADC数据时，可以通过SPI端口或者使用外部FILL±引脚来指示。在连续捕捉模式下，数据持续加载到FIFO中，并使用FILL±引脚停止该操作。

FIFO中存储的数据可以在多种用户可选的输出模式下回读。可以置位DUMP引脚以输出FIFO数据。FIFO中存储的数据可以通过SPORT、SPI、12位并行CMOS端口或6位DDR LVDS接口访问。AD6641在12位CMOS或6位DDR LVDS模式下支持最大输出吞吐速率，器件内部将其限制为最大输入采样速率的1/8。也就是说，当输入时钟速率为500 MSPS时，最大输出数据速率为62.5 MHz。

该ADC要求采用1.9 V模拟电源供电及差分时钟信号，以便充分发挥其工作性能。输出格式选项包括二进制补码、偏移二进制和格雷码。该ADC还提供数据时钟输出，用于正确进行输出数据定时。该器件采用先进的SiGe BiCMOS工艺制造，提供56引脚LFCSP封装，额定温度范围为-40°C至+85°C工业温度范围。该产品受美国专利保护。

应用