HMC487LP5(E)是一款高动态范围GaAs PHEMT MMIC 2瓦特功率放大器，采用无引脚5x5 mm表面贴装封装。

产品详情HMC487LP5(E)是一款高动态范围GaAs PHEMT MMIC 2瓦特功率放大器，采用无引脚5x5 mm表面贴装封装。 该放大器在9至12 GHz的频率下工作，提供20 dB的增益、+33 dBm的饱和功率和20%的PAE，电源电压为+7V。 输出IP3为+36 dBm（典型值）。 RF I/O为隔直端口，并匹配至50Ω，使用方便。 HMC487LP5(E)无需线焊，允

AD9571具有多路输出时钟发生器功能，内置专用PLL内核，针对以太网线路卡应用进行了优化。

产品详情AD9571具有多路输出时钟发生器功能，内置专用PLL内核，针对以太网线路卡应用进行了优化。整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列，确保实现较高的网络性能。这款器件也适合相位噪声和抖动要求严格的其它应用。PLL部分由低噪声鉴频鉴相器（PFD）、精密电荷泵（CP）、低相位噪声电压控制振荡器（VCO）和预编程反馈分频器与输出分频器组成。通过将外部晶振或基准时钟连

AD9547针对许多系统提供同步功能，包括同步光纤网络(SONET/SDH)。

产品详情AD9547针对许多系统提供同步功能，包括同步光纤网络(SONET/SDH)。该器件产生的输出时钟可以与两路差分或四路单端外部输入参考时钟之一同步。数字锁相环(PLL)可以降低与外部参考时钟相关的输入时间抖动或相位噪声。借助数字控制环路和保持电路，即使所有参考时钟都失效，AD9547也能连续产生干净（低抖动）、有效的输出时钟。AD9547的工作温度范围为−40°C至+8

AD9552是一款小数N分频、基于锁相环(PLL)的时钟发生器，专为取代高频晶体振荡器和谐振器而设计。

产品详情AD9552是一款小数N分频、基于锁相环(PLL)的时钟发生器，专为取代高频晶体振荡器和谐振器而设计。该器件采用Σ-Δ调制器(SDM)来处理小数频率合成。用户将单端时钟信号直接与REF引脚相连，或者在XTAL引脚上连接一个晶体谐振器，即可提供输入参考信号。AD9552为引脚可编程器件，根据8种常用输入频率的其中一种频率，可提供64种标准输出频率中的一种频率。该器件还

TSV630 和 TSV631 器件是单运算放大器，可提供低电压、低功耗操作以及轨到轨输入和输出

TSV630 和 TSV631 器件是单运算放大器，可提供低电压、低功耗操作以及轨到轨输入和输出。这些器件具有非常低的输入偏置电流和低失调电压，非常适合需要精度的应用。它们可以在 1.5 V 至 5.5 V 的电源范围内工作，因此非常适合电池供电的设备，从而延长电池寿命。这些运算放大器具有出色的速度/功耗比，提供 880 kHz 增益带宽，而在 5 V 电源电压下仅消耗 60 µA。它

TSX632AIYST系列运算放大器提供低电压操作和轨到轨输入和输出

TSX63x 和 TSX63xA 系列运算放大器提供低电压操作和轨到轨输入和输出。TSX631 是单版本，TSX632 是双版本，TSX634 是四版本，其引脚分配与行业标准兼容。TSX63x 和 TSX63xA 系列提供 200 kHz 增益带宽积，同时在 16 V 时最大消耗 60 μA。这些设备装在最小的工业包装中。这些特性使 TSX63x 和 TSX63xA 系列成为传感器接口和工业

TSV633AIST系列双路和四路运算放大器提供低电压操作和轨到轨输入和输出

TSV633AIST系列双路和四路运算放大器提供低电压操作和轨到轨输入和输出。该系列具有出色的速度/功耗比，提供 880 kHz 增益带宽积，同时在 5 V 电源电压下仅消耗 60 µA。这些器件还具有超低输入偏置电流，并且 TSV633 和 TSV635 具有关断模式。这些特性使 TSV63x 和 TSV63xA 系列成为传感器接口、电池供电和便携式应用以及有源滤波的理想选择。特性：

HMC7043旨在满足多载波GSM和LTE基站设计的要求，并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计。

产品详情HMC7043旨在满足多载波GSM和LTE基站设计的要求，并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计。HMC7043提供14路低噪声且可配置的输出，可以灵活地与基站收发台(BTS)系统中的许多不同器件接口，如数据转换器、本振、发射/接收模块、现场可编程门阵列(FPGA)和数字前端ASIC等。 HMC7043可生成符合JESD204B接口要求的多达7个DCLK和SYSREF

LTC®6951 是一款具一个全集成型 VCO 的高性能、低噪声锁相环 (PLL)。

产品详情LTC®6951 是一款具一个全集成型 VCO 的高性能、低噪声锁相环 (PLL)。低噪声 VCO 未使用外部组件，并且在没有外部系统支持的情况下在内部校准至正确的输出频率。时钟发生部分提供了 5 个基于 VCO 前置分频器信号的输出，并具有用于每个输出的个别分频器。四个输出具有非常低噪声、低偏斜 CML 逻辑信号。第五个输出是低噪声 LVDS。所有的输出可实现同步并采用可编程延迟

HMC6832是一款可选输入、2:8差分扇出缓冲器，针对低噪声时钟分发而设计。

产品详情HMC6832是一款可选输入、2:8差分扇出缓冲器，针对低噪声时钟分发而设计。HMC6832利用低抖动输出实现下游电路的低噪声同步切换，如混频器、模数转换器(ADC)/数模转换器(DAC)、或串行器/解串器(SERDES)器件。该器件能够实现低压正发射极耦合逻辑(LVPECL)或低压差分信号(LVDS)配置，方法是针对LVPECL拉低CONFIG引脚，或者针对伪LVDS拉高或打开（内部拉高

热门资讯

热门产品